首先要解釋一下耦合，耦合就是互相影響，正如變壓器的原邊會影響副邊，同時副邊也會影響原邊，這就讓人想起金庸小說里的七傷拳，傷人傷己。

那么去耦，就是減少耦合，減少互相影響。其實這里的去耦電容跟濾波電容的意思是一樣的，相關文章推薦:EMC防護中的濾波電容。但是為什么要另起一個名字呢？

筆者認為，如果耦合的反義詞是濾波的話，往往會讓人摸不著頭腦，所以需要再起一個名詞叫去耦，這樣剛好滿足人們語言表達的需求。

去耦電容的作用

如上圖所示，一個LDO的輸入和輸出各加了兩個電容，分別是104和10uF。

顯然電容是具有濾波的作用，但是這跟模電上的RC、LC、RLC濾波不一樣，只有一個C，這樣也能濾波的，濾波的頻率叫自諧振頻率。

上圖中，NPO電容的自諧振頻率呈V字形，而Z5V電容則呈U字形，說明了NPO電容的濾波特性更好，同時，也最容易濾掉虛線對應的頻率，就是自諧振頻率。

此外，電容工作在虛線左邊的頻率范圍內，呈電容的特性，而虛線右邊，則呈電感的特性，下面有解釋。

為什么一個電容也會諧振？

由電容的等效電路。

由于電容的制造工藝、材料等原因，實際的電容應該等效成上圖所示，但是用在頻率較低的電路上，Rs、Rp、Ls影響非常小，所以只把它當成一個Cp，而把其它的忽略掉。

如果電容工作在頻率較高的電路上，就不能把Rs、Rp、Ls忽略了，這時利用上圖的等效電路和拉氏變換，可以推導出電容的自諧振頻率。而且，如果工作的頻率超過電容的自諧振頻率，那么感抗wLs會遠大于容抗1/(wCp)，這時，感抗起主導作用，容抗的影響非常小，可以忽略容抗時，電容會呈現感性。

這就讓人想起了共振，如微波爐中的微波頻率和水分子發(fā)生共振，說明了水分子也有自諧振頻率。

諧振跟共振，其實是一個意思。

如何計算電容的自諧振頻率？

在實際應用中，我們不可能對每個電容都測一下分布參數，弄等效電路的。一般是用經驗公式：自諧振頻率f0≈1/C。

怎樣知道用多大的去耦電容？

可以用示波器測出LDO輸入和輸出的干擾信號的頻率，再用公式C≈1/f0算出容值。一般要求沒那么嚴格，直接加10uF和104，可以適用于一般的應用場合。

為什么要加一大一小兩個電容？

由公式f0≈1/C可以得出，小電容濾高頻干擾；大電容濾低頻干擾。

為什么小電容要靠近芯片，而大電容則可以遠一點？

小電容濾高頻干擾，這個高頻干擾不一定是由芯片外部輸入進來的，也可以由芯片內部產生的。

像CPU、FPGA等，內部若干個MOS管像開關一樣在導通、截止，這就形成了很多方波信號，再用傅立葉級數把它展開，就會產生很多奇次諧波。這些諧波的頻率很高，屬于高頻干擾。如果高頻干擾在整塊電路板上傳播，那就相當危險了，應該盡早的把它濾掉，所以要盡量靠近芯片。而低頻干擾的影響力沒那么大，可以遠一點。

此外，大電容還充當了電池的作用，正如，關電視機的時候，電源指示燈要過一會才滅，就是因為這些大電容在給它放電。

去耦電容在多遠的距離會失去濾波的作用？

這涉及到去耦半徑的計算，有興趣的讀者，可以參考《信號完整性分析》。

為什么有些芯片的電源管腳上會放很多去耦電容？

怎樣知道該用多少個電容？

上圖就是有名的zedboard上面，ZYNQ附近的去耦電容，像個八卦陣一樣，非常優(yōu)雅的設計。

但是這里卻不像我們用單片機、或者LDO那樣，加104和10uF那么簡單。

上面也說到，CPU、FPGA，內部的MOS管不斷地導通、截止，其實這就是動態(tài)負載，那么由歐姆定律，U＝IR，可以得出，當R突然變小，U不變（先假設電壓不變），I突然變得很大（想象一下，上億個MOS管在同時工作，盡管一個MOS管吸取的電流非常小，但是量多了，總體吸取的電流是非常大的）。

再由功率守恒，P＝UI，當P一定的時候（電源芯片提供的功率是不變的），I變大，U變小。這說明了，在電源芯片提供的功率范圍內，電源電壓是不變的；但是，超出了電源芯片的功率的話，電源電壓是隨著負載而變的，這也是正好解釋了過載現象，只是這里是一個瞬間的過程。

所以才需要加很多去耦電容，去抑制電源電壓的瞬間變化（也叫暫態(tài)）。加多少個電容，是由瞬態(tài)功率決定的。